emc测试不合格怎么办？ESD静电放电失败，接地与屏蔽怎么取舍

<!–BODY-START–>
一台带金属面板的工控控制器，IEC 61000-4-2 接触放电 8kV 打到外壳接缝，系统当场复位。客户第一反应是芯片被打坏了，要换方案。我让他先别急——复位和"芯片烧了"是两回事。

干过现场的人都知道，ESD 是最玄学的一项。实验室打 10 次过 9 次，到客户整机联调或产线抽检就偶发复位、死机、通信丢包，复现还不一定复现得出来。我最怕接到这种"时好时坏"的电话，因为定位不到，客户往往到处加磁珠、贴铜箔，钱花了问题还在。

▍一、ESD 不是"漏"，是"耦合"（IEC 61000-4-2）

ESD 是纳秒级瞬态，上升时间不到 1ns，能量不是顺着导线"漏"进系统，而是通过近场容性、感性耦合，以及外壳和内部走线之间的寄生电容直接灌进去。所以外壳一带电，里面的 PCB、排线、显示屏全成了被感应的对象。接触放电（Contact）和空气放电（Air）走两套注入路径：接缝、按键缝隙、散热孔，都是空气放电的优先入口。

我一般先让客户做一件事：把"复位"和"打点位置"对照一下。复位只发生在某一个特定点（比如接缝或按键），基本是外壳耦合；随机点位都触发，多半是线缆或内部走线被直接感应。一句话：ESD 整改先想"静电从哪条路进、耦合到哪"，别一上来就换芯片。

▍二、接地和屏蔽，是两条不同的路（IEC 61000-4-2）

接地是给静电一条低阻抗泄放通道——外壳、螺丝、金属支架连到系统地，电荷快速走掉，内部感应电压就低；屏蔽是用金属把敏感电路"包"起来，让静电在感应之前就被挡在外面。两者不是一回事，还常常打架。

我见过最多的误判，是一句话"接地不就行了"或者"加个屏蔽罩"。一味把所有金属件都接大地，可能把地平面变成新的耦合天线；一味加屏蔽罩却没把罩子良好搭接（360° 搭接、低阻抗接触），缝隙处的泄漏反而更狠。接地解决"电荷去哪"，屏蔽解决"进不进得来"，这是先后顺序，不是二选一。

判断也简单：外壳耦合为主，优先把外壳做成一个等势体（多点搭接、缩短接地路径）；内部电路直接被感应，才上屏蔽罩，而且罩子必须良好接地，否则等于白加。

三、先定位，再动手（IEC 61000-4-2 摸底）

很多工厂"盲改"——磁珠、TVS、铜箔一齐上，结果有的点位压下去了，别的更敏感。ESD 定位靠近场探头和电流钳：用近场探头在复位时扫外壳接缝、按键、内部排线和芯片周边，能直接看到哪个位置场强最高；用电流钳卡线缆，能区分是"外壳耦合"还是"线缆耦合"。

判据分等级，做到哪一级得对照产品的预期使用环境定，不是越高越好——等级越高，对外壳设计和装配公差的要求越严，过设计也是浪费。

我的习惯是样机阶段先跑一次 IEC 61000-4-2 摸底，不用等到送正式节点。近场探头一扫，耦合点一标，整改方向当场就有。

ESD 整改的本质不是把静电"消灭"，而是给静电设计好一条你早就规划好的路——让它走你指定的地方，而不是它在电路里自己找路。

△ 样机阶段先做 ESD 摸底（IEC 61000-4-2），别等到送正式节点才发现问题。
△ 复位、死机先定位耦合路径（近场探头 + 电流钳），别直接换芯片。
△ 外壳先做等势体（多点搭接、短接地），内部敏感电路再考虑屏蔽罩，且罩子必须良好接地。

IEC 61000-4-2 只管静电放电抗扰度这一项；辐射、传导、浪涌分别是 CISPR 32、IEC 61000-6-3、IEC 61000-4-5 的活。把这几项拧在一起的企业，报告怎么写都说不清自己过的是哪条。

拿不准产品该做哪一级、复位到底从哪耦合进来的，把样机和复位现象发我，一起把 ESD 这条路先规划好。
<!–BODY-END–>